PCB14層板加工,剛?cè)峤Y(jié)合板

基材	銅	層數(shù)	多面
絕緣層厚度	常規(guī)板	絕緣材料	有機(jī)樹(shù)脂
絕緣樹(shù)脂	環(huán)氧樹(shù)脂（EP）	阻燃特性	VO板

PCB14層板加工,剛?cè)峤Y(jié)合板

PCB電路板無(wú)鉛噴錫與有鉛噴錫除了環(huán)保差異外，還有哪些區(qū)別呢？
隨著電子行業(yè)不斷的發(fā)展，PCB的技術(shù)水平也在水漲船高，常見(jiàn)的表面處理工藝就有噴錫，沉金，鍍金，OSP等；其中噴錫分為無(wú)鉛噴錫和有鉛噴錫。那么，PCB電路板無(wú)鉛噴錫與有鉛噴錫的區(qū)別在哪？
1、無(wú)鉛噴錫屬于環(huán)保類(lèi)工藝，不含有害物質(zhì)"鉛"，熔點(diǎn)在218度左右；錫爐溫度需控制在280-300度；過(guò)波峰焊溫度需控制在260度左右；過(guò)回流焊溫度在260-270度左右。

2、有鉛噴錫不屬于環(huán)保類(lèi)工藝，含有害物質(zhì)"鉛"，熔點(diǎn)183度左右；錫爐溫度需控制在245-260度；過(guò)波峰焊溫度需控制在250度左右；過(guò)回流焊溫度在245-255度左右。

3、從錫的表面看，有鉛錫比較亮，無(wú)鉛錫比較暗淡；無(wú)鉛板的浸潤(rùn)性要比有鉛板的差一點(diǎn)。

4、無(wú)鉛錫的鉛含量不超過(guò)0.5 ，有鉛錫的鉛含量達(dá)到37。

5、鉛會(huì)提高錫線(xiàn)在焊接過(guò)程中的活性，有鉛錫線(xiàn)相對(duì)比無(wú)鉛錫線(xiàn)好用；不過(guò)鉛有毒，長(zhǎng)期使用對(duì)人體不好。無(wú)鉛錫比有鉛錫熔點(diǎn)高，焊接點(diǎn)會(huì)牢固很多。

6、在pcb板表面處理中，通常做無(wú)鉛噴錫和有鉛噴錫的價(jià)格是一樣的，沒(méi)有區(qū)別。

陶瓷PCB電路板有什么優(yōu)勢(shì)呢？
1.為什么要選擇陶瓷電路板？
陶瓷基板，由于散熱性能、載流能力、絕緣性、熱膨脹系數(shù)等，都要大大優(yōu)于普通的玻璃纖維PCB板材，從而被廣泛應(yīng)用于大功率電力電子模塊、航空航天、軍工電子等產(chǎn)品上。
普通PCB通常是由銅箔和基板粘合而成，而基板材質(zhì)大多數(shù)為玻璃纖維（FR-4），酚醛樹(shù)脂（FR-3）等材質(zhì)，粘合劑通常是酚醛、環(huán)氧等。在PCB加工過(guò)程中由于熱應(yīng)力、化學(xué)因素、生產(chǎn)工藝不當(dāng)?shù)仍?，或者是在設(shè)計(jì)過(guò)程中由于兩面鋪銅不對(duì)稱(chēng)，很容易導(dǎo)致PCB板發(fā)生不同程度的翹曲。

與普通的PCB使用粘合劑把銅箔和基板粘合在一起的，陶瓷PCB是在高溫環(huán)境下，通過(guò)鍵合的方式把銅箔和陶瓷基片拼合在一起的，結(jié)合力強(qiáng)，銅箔不會(huì)脫落，可靠性高，在溫度高、濕度大的環(huán)境下性能穩(wěn)定。

2.陶瓷基板的材質(zhì)有哪些？

氮化鋁（AlN）

氮化鋁陶瓷是以氮化鋁粉體為主晶相的陶瓷。相比于氧化鋁陶瓷基板，絕緣電阻、絕緣耐壓更高，介電常數(shù)更低。其熱導(dǎo)率是Al2O3的7~10倍，熱膨脹系數(shù)（CTE）與硅片近似匹配，這對(duì)于大功率半導(dǎo)體芯片至關(guān)重要。在生產(chǎn)工藝上，AlN熱導(dǎo)率受到殘留氧雜質(zhì)含量的影響很大，降低含氧量，可明顯提高熱導(dǎo)率。目前工藝生產(chǎn)水平的熱導(dǎo)率達(dá)到170W/(m·K)以上已不成問(wèn)題。

氧化鋁（Al2O3）

氧化鋁是陶瓷基板中最常用的基板材料，因?yàn)樵跈C(jī)械、熱、電性能上相對(duì)于大多數(shù)其他氧化物陶瓷，強(qiáng)度及化學(xué)穩(wěn)定性高，且原料來(lái)源豐富，適用于各種各樣的技術(shù)制造以及不同的形狀。按含氧化鋁(Al2O3)的百分?jǐn)?shù)不同可分為：75瓷、96瓷、99.5瓷。氧化鋁含有量不同，其電學(xué)性質(zhì)幾乎不受影響，但是其機(jī)械性能及熱導(dǎo)率變化很大。純度低的基板中玻璃相較多，表面粗糙度大。純度越高的基板，越光潔、致密、介質(zhì)損耗越低，但是價(jià)格也越高。

氧化鈹（BeO）

具有比金屬鋁還高的熱導(dǎo)率，應(yīng)用于需要高熱導(dǎo)的場(chǎng)合，溫度超過(guò)300℃后迅速降低，但是由于其毒性限制了自身的發(fā)展。

綜合以上原因，可以知道，氧化鋁陶瓷由于比較優(yōu)越的綜合性能，在微電子、功率電子、混合微電子、功率模塊等領(lǐng)域還是處于主導(dǎo)地位的。

對(duì)比了市面上相同尺寸（100mm×100mm×1mm）、不同材料的陶瓷基板價(jià)格：96%氧化鋁9.5元，99%氧化鋁18元，氮化鋁150元，氧化鈹650元，可以看出來(lái)不同的基板價(jià)格差距也比較大。


3.陶瓷PCB的優(yōu)勢(shì)與劣勢(shì)？

優(yōu)點(diǎn)：
載流量大，100A電流連續(xù)通過(guò)1mm0.3mm厚銅體，溫升約17℃；100A電流連續(xù)通過(guò)2mm0.3mm厚銅體，溫升僅5℃左右；

更好的散熱性能，低熱膨脹系數(shù)，形狀穩(wěn)定，不易變形翹曲。

絕緣性好，耐壓高，保障人身安全和設(shè)備。

結(jié)合力強(qiáng)，采用鍵合技術(shù)，銅箔不會(huì)脫落。

可靠性高，在溫度高、濕度大的環(huán)境下性能穩(wěn)定

缺點(diǎn)：
易碎，這是最主要的一個(gè)缺點(diǎn)，這也就導(dǎo)致只能制作小面積的電路板。

價(jià)格貴， 電子產(chǎn)品的要求規(guī)則越來(lái)越多，陶瓷電路板還是用在一些比較高端的產(chǎn)品上面，低端的產(chǎn)品根本不會(huì)使用到。

超實(shí)用的高頻PCB電路設(shè)計(jì)70問(wèn)答之一
1、如何選擇PCB 板材？

選擇PCB板材必須在滿(mǎn)足設(shè)計(jì)需求和可量產(chǎn)性及成本中間取得平衡點(diǎn)。設(shè)計(jì)需求包含電氣和機(jī)構(gòu)這兩部分。通常在設(shè)計(jì)非常高速的 PCB 板子(大于 GHz 的頻率)時(shí)這材質(zhì)問(wèn)題會(huì)比較重要。例如，現(xiàn)在常用的 FR-4 材質(zhì)，在幾個(gè)GHz 的頻率時(shí)的介質(zhì)損耗(dielectric loss)會(huì)對(duì)信號(hào)衰減有很大的影響，可能就不合用。就電氣而言，要注意介電常數(shù)(dielectric constant)和介質(zhì)損在所設(shè)計(jì)的頻率是否合用。



2、如何避免高頻干擾？

避免高頻干擾的基本思路是盡量降低高頻信號(hào)電磁場(chǎng)的干擾，也就是所謂的串?dāng)_(Crosstalk)?？捎美蟾咚傩盘?hào)和模擬信號(hào)之間的距離，或加 ground guard/shunt traces 在模擬信號(hào)旁邊。還要注意數(shù)字地對(duì)模擬地的噪聲干擾。



3、在高速設(shè)計(jì)中，如何解決信號(hào)的完整性問(wèn)題？

信號(hào)完整性基本上是阻抗匹配的問(wèn)題。而影響阻抗匹配的因素有信號(hào)源的架構(gòu)和輸出阻抗(output impedance)，走線(xiàn)的特性阻抗，負(fù)載端的特性，走線(xiàn)的拓樸(topology)架構(gòu)等。解決的方式是靠端接(termination)與調(diào)整走線(xiàn)的拓樸。



4、差分布線(xiàn)方式是如何實(shí)現(xiàn)的？

差分對(duì)的布線(xiàn)有兩點(diǎn)要注意，一是兩條線(xiàn)的長(zhǎng)度要盡量一樣長(zhǎng)，另一是兩線(xiàn)的間距(此間距由差分阻抗決定)要一直保持不變，也就是要保持平行。平行的方式有兩種，一為兩條線(xiàn)走在同一走線(xiàn)層(side-by-side)，一為兩條線(xiàn)走在上下相鄰兩層(over-under)。一般以前者 side-by-side(并排, 并肩) 實(shí)現(xiàn)的方式較多。



5、對(duì)于只有一個(gè)輸出端的時(shí)鐘信號(hào)線(xiàn)，如何實(shí)現(xiàn)差分布線(xiàn)？

要用差分布線(xiàn)一定是信號(hào)源和接收端也都是差分信號(hào)才有意義。所以對(duì)只有一個(gè)輸出端的時(shí)鐘信號(hào)是無(wú)法使用差分布線(xiàn)的。



6、接收端差分線(xiàn)對(duì)之間可否加一匹配電阻？

接收端差分線(xiàn)對(duì)間的匹配電阻通常會(huì)加, 其值應(yīng)等于差分阻抗的值。這樣信號(hào)質(zhì)量會(huì)好些。



7、為何差分對(duì)的布線(xiàn)要靠近且平行？

對(duì)差分對(duì)的布線(xiàn)方式應(yīng)該要適當(dāng)?shù)目拷移叫?。所謂適當(dāng)?shù)目拷且驗(yàn)檫@間距會(huì)影響到差分阻抗(differential impedance)的值, 此值是設(shè)計(jì)差分對(duì)的重要參數(shù)。需要平行也是因?yàn)橐３植罘肿杩沟囊恢滦?。若兩線(xiàn)忽遠(yuǎn)忽近, 差分阻抗就會(huì)不一致, 就會(huì)影響信號(hào)完整性(signal integrity)及時(shí)間延遲(timing delay)。



8、如何處理實(shí)際布線(xiàn)中的一些理論沖突的問(wèn)題

基本上, 將模/數(shù)地分割隔離是對(duì)的。 要注意的是信號(hào)走線(xiàn)盡量不要跨過(guò)有分割的地方(moat), 還有不要讓電源和信號(hào)的回流電流路徑(returning current path)變太大。



晶振是模擬的正反饋振蕩電路, 要有穩(wěn)定的振蕩信號(hào), 必須滿(mǎn)足loop gain 與 phase 的規(guī)范, 而這模擬信號(hào)的振蕩規(guī)范很容易受到干擾, 即使加 ground guard traces 可能也無(wú)法完全隔離干擾。而且離的太遠(yuǎn),地平面上的噪聲也會(huì)影響正反饋振蕩電路。 所以, 一定要將晶振和芯片的距離進(jìn)可能靠近。



確實(shí)高速布線(xiàn)與 EMI 的要求有很多沖突。但基本原則是因 EMI 所加的電阻電容或 ferrite bead, 不能造成信號(hào)的一些電氣特性不符合規(guī)范。 所以, 最好先用安排走線(xiàn)和 PCB 迭層的技巧來(lái)解決或減少 EMI的問(wèn)題, 如高速信號(hào)走內(nèi)層。最后才用電阻電容或 ferrite bead 的方式, 以降低對(duì)信號(hào)的傷害。



9、如何解決高速信號(hào)的手工布線(xiàn)和自動(dòng)布線(xiàn)之間的矛盾？

現(xiàn)在較強(qiáng)的布線(xiàn)軟件的自動(dòng)布線(xiàn)器大部分都有設(shè)定約束條件來(lái)控制繞線(xiàn)方式及過(guò)孔數(shù)目。各家 EDA公司的繞線(xiàn)引擎能力和約束條件的設(shè)定項(xiàng)目有時(shí)相差甚遠(yuǎn)。 例如, 是否有足夠的約束條件控制蛇行線(xiàn)(serpentine)蜿蜒的方式, 能否控制差分對(duì)的走線(xiàn)間距等。 這會(huì)影響到自動(dòng)布線(xiàn)出來(lái)的走線(xiàn)方式是否能符合設(shè)計(jì)者的想法。 另外, 手動(dòng)調(diào)整布線(xiàn)的難易也與繞線(xiàn)引擎的能力有絕對(duì)的關(guān)系。 例如, 走線(xiàn)的推擠能力,過(guò)孔的推擠能力, 甚至走線(xiàn)對(duì)敷銅的推擠能力等等。 所以, 選擇一個(gè)繞線(xiàn)引擎能力強(qiáng)的布線(xiàn)器, 才是解決之道。



10、關(guān)于 test coupon。

test coupon 是用來(lái)以 TDR (Time Domain Reflectometer) 測(cè)量所生產(chǎn)的 PCB 板的特性阻抗是否滿(mǎn)足設(shè)計(jì)需求。 一般要控制的阻抗有單根線(xiàn)和差分對(duì)兩種情況。 所以， test coupon 上的走線(xiàn)線(xiàn)寬和線(xiàn)距(有差分對(duì)時(shí))要與所要控制的線(xiàn)一樣。 最重要的是測(cè)量時(shí)接地點(diǎn)的位置。 為了減少接地引線(xiàn)(ground lead)的電感值， TDR 探棒(probe)接地的地方通常非常接近量信號(hào)的地方(probe tip)， 所以， test coupon 上量測(cè)信號(hào)的點(diǎn)跟接地點(diǎn)的距離和方式要符合所用的探棒。



11、在高速 PCB 設(shè)計(jì)中，信號(hào)層的空白區(qū)域可以敷銅，而多個(gè)信號(hào)層的敷銅在接地和接電源上應(yīng)如何分配？

一般在空白區(qū)域的敷銅絕大部分情況是接地。 只是在高速信號(hào)線(xiàn)旁敷銅時(shí)要注意敷銅與信號(hào)線(xiàn)的距離， 因?yàn)樗蟮你~會(huì)降低一點(diǎn)走線(xiàn)的特性阻抗。也要注意不要影響到它層的特性阻抗， 例如在 dual strip line 的結(jié)構(gòu)時(shí)。

12、是否可以把電源平面上面的信號(hào)線(xiàn)使用微帶線(xiàn)模型計(jì)算特性阻抗？電源和地平面之間的信號(hào)是否可以使用帶狀線(xiàn)模型計(jì)算？

是的， 在計(jì)算特性阻抗時(shí)電源平面跟地平面都必須視為參考平面。 例如四層板: 頂層-電源層-地層-底層，這時(shí)頂層走線(xiàn)特性阻抗的模型是以電源平面為參考平面的微帶線(xiàn)模型。



13、在高密度印制板上通過(guò)軟件自動(dòng)產(chǎn)生測(cè)試點(diǎn)一般情況下能滿(mǎn)足大批量生產(chǎn)的測(cè)試要求嗎？

一般軟件自動(dòng)產(chǎn)生測(cè)試點(diǎn)是否滿(mǎn)足測(cè)試需求必須看對(duì)加測(cè)試點(diǎn)的規(guī)范是否符合測(cè)試機(jī)具的要求。另外，如果走線(xiàn)太密且加測(cè)試點(diǎn)的規(guī)范比較嚴(yán)，則有可能沒(méi)辦法自動(dòng)對(duì)每段線(xiàn)都加上測(cè)試點(diǎn)，當(dāng)然，需要手動(dòng)補(bǔ)齊所要測(cè)試的地方。



14、添加測(cè)試點(diǎn)會(huì)不會(huì)影響高速信號(hào)的質(zhì)量？

至于會(huì)不會(huì)影響信號(hào)質(zhì)量就要看加測(cè)試點(diǎn)的方式和信號(hào)到底多快而定?；旧贤饧拥臏y(cè)試點(diǎn)(不用在線(xiàn)既有的穿孔(via or DIP pin)當(dāng)測(cè)試點(diǎn))可能加在在線(xiàn)或是從在線(xiàn)拉一小段線(xiàn)出來(lái)。前者相當(dāng)于是加上一個(gè)很小的電容在在線(xiàn)，后者則是多了一段分支。這兩個(gè)情況都會(huì)對(duì)高速信號(hào)多多少少會(huì)有點(diǎn)影響，影響的程度就跟信號(hào)的頻率速度和信號(hào)緣變化率(edge rate)有關(guān)。影響大小可透過(guò)仿真得知。原則上測(cè)試點(diǎn)越小越好(當(dāng)然還要滿(mǎn)足測(cè)試機(jī)具的要求)分支越短越好。



15、若干 PCB 組成系統(tǒng)，各板之間的地線(xiàn)應(yīng)如何連接？

各個(gè) PCB 板子相互連接之間的信號(hào)或電源在動(dòng)作時(shí)，例如 A 板子有電源或信號(hào)送到 B 板子，一定會(huì)有等量的電流從地層流回到 A 板子 (此為 Kirchoff current law)。這地層上的電流會(huì)找阻抗最小的地方流回去。所以，在各個(gè)不管是電源或信號(hào)相互連接的接口處，分配給地層的管腳數(shù)不能太少，以降低阻抗，這樣可以降低地層上的噪聲。另外，也可以分析整個(gè)電流環(huán)路，尤其是電流較大的部分，調(diào)整地層或地線(xiàn)的接法，來(lái)控制電流的走法(例如，在某處制造低阻抗，讓大部分的電流從這個(gè)地方走)，降低對(duì)其它較敏感信號(hào)的影響。



16、能介紹一些國(guó)外關(guān)于高速 PCB 設(shè)計(jì)的技術(shù)書(shū)籍和數(shù)據(jù)嗎？

現(xiàn)在高速數(shù)字電路的應(yīng)用有通信網(wǎng)路和計(jì)算器等相關(guān)領(lǐng)域。在通信網(wǎng)路方面，PCB 板的工作頻率已達(dá) GHz 上下，疊層數(shù)就我所知有到 40 層之多。計(jì)算器相關(guān)應(yīng)用也因?yàn)樾酒倪M(jìn)步，無(wú)論是一般的 PC 或服務(wù)器(Server)，板子上的最高工作頻率也已經(jīng)達(dá)到 400MHz (如 Rambus) 以上。因應(yīng)這高速高密度走線(xiàn)需求，盲埋孔(blind/buried vias)、mircrovias 及 build-up 制程工藝的需求也漸漸越來(lái)越多。 這些設(shè)計(jì)需求都有廠商可大量生產(chǎn)。



17、兩個(gè)常被參考的特性阻抗公式：

微帶線(xiàn)(microstrip) Z={87/[sqrt(Er+1.41)]}ln[5.98H/(0.8W+T)] 其中，W 為線(xiàn)寬，T 為走線(xiàn)的銅皮厚度，H 為走線(xiàn)到參考平面的距離，Er 是 PCB 板材質(zhì)的介電常數(shù)(dielectric constant)。此公式必須在0.1<(W/H)<2.0 及 1<(Er)<15 的情況才能應(yīng)用。



帶狀線(xiàn)(stripline) Z=[60/sqrt(Er)]ln{4H/[0.67π(T+0.8W)]} 其中，H 為兩參考平面的距離，并且走線(xiàn)位于兩參考平面的中間。此公式必須在 W/H<0.35 及 T/H<0.25 的情況才能應(yīng)用。



18、差分信號(hào)線(xiàn)中間可否加地線(xiàn)？

差分信號(hào)中間一般是不能加地線(xiàn)。因?yàn)椴罘中盘?hào)的應(yīng)用原理最重要的一點(diǎn)便是利用差分信號(hào)間相互耦合(coupling)所帶來(lái)的好處，如 flux cancellation，抗噪聲(noise immunity)能力等。若在中間加地線(xiàn)，便會(huì)破壞耦合效應(yīng)。



19、剛?cè)岚逶O(shè)計(jì)是否需要專(zhuān)用設(shè)計(jì)軟件與規(guī)范？國(guó)內(nèi)何處可以承接該類(lèi)電路板加工？

可以用一般設(shè)計(jì) PCB 的軟件來(lái)設(shè)計(jì)柔性電路板(Flexible Printed Circuit)。一樣用 Gerber 格式給 FPC廠商生產(chǎn)。由于制造的工藝和一般 PCB 不同，各個(gè)廠商會(huì)依據(jù)他們的制造能力會(huì)對(duì)最小線(xiàn)寬、最小線(xiàn)距、最小孔徑(via)有其**。除此之外，可在柔性電路板的轉(zhuǎn)折處鋪些銅皮加以補(bǔ)強(qiáng)。至于生產(chǎn)的廠商可上網(wǎng)“FPC”當(dāng)關(guān)鍵詞查詢(xún)應(yīng)該可以找到。



20、適當(dāng)選擇 PCB 與外殼接地的點(diǎn)的原則是什么？

選擇 PCB 與外殼接地點(diǎn)選擇的原則是利用 chassis ground 提供低阻抗的路徑給回流電流(returning current)及控制此回流電流的路徑。例如，通常在高頻器件或時(shí)鐘產(chǎn)生器附近可以借固定用的螺絲將 PCB的地層與 chassis ground 做連接，以盡量縮小整個(gè)電流回路面積，也就減少電磁輻射。

超實(shí)用的高頻PCB電路設(shè)計(jì)70問(wèn)答 之二
21.在電路板尺寸固定的情況下，如果設(shè)計(jì)中需要容納更多的功能，就往往需要提高 PCB 的走線(xiàn)密度，但是這樣有可能導(dǎo)致走線(xiàn)的相互干擾增強(qiáng)，同時(shí)走線(xiàn)過(guò)細(xì)也使阻抗無(wú)法降低，請(qǐng)專(zhuān)家介紹在高速（>100MHz）高密度 PCB 設(shè)計(jì)中的技巧?

在設(shè)計(jì)高速高密度 PCB 時(shí)，串?dāng)_(crosstalk interference)確實(shí)是要特別注意的，因?yàn)樗鼘?duì)時(shí)序(timing)與信號(hào)完整性(signal integrity)有很大的影響。以下提供幾個(gè)注意的地方：

控制走線(xiàn)特性阻抗的連續(xù)與匹配。

走線(xiàn)間距的大小。一般?？吹降拈g距為兩倍線(xiàn)寬?？梢酝高^(guò)仿真來(lái)知道走線(xiàn)間距對(duì)時(shí)序及信號(hào)完整性的影響，找出可容忍的最小間距。不同芯片信號(hào)的結(jié)果可能不同。

選擇適當(dāng)?shù)亩私臃绞健?br />
避免上下相鄰兩層的走線(xiàn)方向相同，甚至有走線(xiàn)正好上下重疊在一起，因?yàn)檫@種串?dāng)_比同層相鄰走線(xiàn)的情形還大。



利用盲埋孔(blind/buried via)來(lái)增加走線(xiàn)面積。但是 PCB 板的制作成本會(huì)增加。在實(shí)際執(zhí)行時(shí)確實(shí)很難達(dá)到完全平行與等長(zhǎng)，不過(guò)還是要盡量做到。

除此以外，可以預(yù)留差分端接和共模端接，以緩和對(duì)時(shí)序與信號(hào)完整性的影響。

22.電路板 DEBUG 應(yīng)從那幾個(gè)方面著手？

就數(shù)字電路而言，首先先依序確定三件事情： 1. 確認(rèn)所有電源值的大小均達(dá)到設(shè)計(jì)所需。有些多重電源的系統(tǒng)可能會(huì)要求某些電源之間起來(lái)的順序與快慢有某種規(guī)范。 2. 確認(rèn)所有時(shí)鐘信號(hào)頻率都工作正常且信號(hào)邊緣上沒(méi)有非單調(diào)(non-monotonic)的問(wèn)題。3. 確認(rèn) reset 信號(hào)是否達(dá)到規(guī)范要求。 這些都正常的話(huà)，芯片應(yīng)該要發(fā)出第一個(gè)周期(cycle)的信號(hào)。接下來(lái)依照系統(tǒng)運(yùn)作原理與 bus protocol 來(lái) debug。

23、濾波時(shí)選用電感，電容值的方法是什么？

電感值的選用除了考慮所想濾掉的噪聲頻率外，還要考慮瞬時(shí)電流的反應(yīng)能力。如 果 LC 的輸出端會(huì)有機(jī)會(huì)需要瞬間輸出大電流，則電感值太大會(huì)阻礙此大電流流經(jīng)此電感的速度，增加紋波噪聲(ripple noise)。電容值則和所能容忍的紋波噪聲規(guī)范值的大小有關(guān)。紋波噪聲值要求越小，電容值會(huì)較大。而電容的ESR/ESL 也會(huì)有影響。另外，如果這 LC 是放在開(kāi)關(guān)式電源(switching regulation power)的輸出端時(shí)，還要注意此 LC 所產(chǎn)生的極點(diǎn)零點(diǎn)(pole/zero)對(duì)負(fù)反饋控制(negative feedback control)回路穩(wěn)定度的影響。

24、模擬電源處的濾波經(jīng)常是用 LC 電路。但是為什么有時(shí) LC 比 RC 濾波效果差？

LC與 RC濾波效果的比較必須考慮所要濾掉的頻帶與電感值的選擇是否恰當(dāng)。因?yàn)殡姼械母锌?reactance)大小與電感值和頻率有關(guān)。如果電源的噪聲頻率較低，而電感值又不夠大，這時(shí)濾波效果可能不如 RC。但是，使用 RC 濾波要付出的代價(jià)是電阻本身會(huì)耗能，效率較差，且要注意所選電阻能承受的功率。

25、如何盡可能的達(dá)到 EMC 要求，又不致造成太大的成本壓力？

PCB 板上會(huì)因 EMC 而增加的成本通常是因增加地層數(shù)目以增強(qiáng)屏蔽效應(yīng)及增加了 ferrite bead、choke等抑制高頻諧波器件的緣故。除此之外，通常還是需搭配其它機(jī)構(gòu)上的屏蔽結(jié)構(gòu)才能使整個(gè)系統(tǒng)通過(guò) EMC的要求。以下僅就 PCB 板的設(shè)計(jì)技巧提供幾個(gè)降低電路產(chǎn)生的電磁輻射效應(yīng)。

盡可能選用信號(hào)斜率(slew rate)較慢的器件，以降低信號(hào)所產(chǎn)生的高頻成分。

注意高頻器件擺放的位置，不要太靠近對(duì)外的連接器。

注意高速信號(hào)的阻抗匹配，走線(xiàn)層及其回流電流路徑(return current path)， 以減少高頻的反射與輻射。


在各器件的電源管腳放置足夠與適當(dāng)?shù)娜ヱ詈想娙菀跃徍碗娫磳雍偷貙由系脑肼?。特別注意電容的頻率響應(yīng)與溫度的特性是否符合設(shè)計(jì)所需。



對(duì)外的連接器附近的地可與地層做適當(dāng)分割，并將連接器的地就近接到 chassis ground。

可適當(dāng)運(yùn)用 ground guard/shunt traces 在一些特別高速的信號(hào)旁。但要注意 guard/shunt traces 對(duì)走線(xiàn)特性阻抗的影響。

電源層比地層內(nèi)縮 20H，H 為電源層與地層之間的距離。

超實(shí)用的高頻PCB電路設(shè)計(jì)70問(wèn)答之三

26、當(dāng)一塊 PCB 板中有多個(gè)數(shù)/模功能塊時(shí)，常規(guī)做法是要將數(shù)/模地分開(kāi)，原因何在？

將數(shù)/模地分開(kāi)的原因是因?yàn)閿?shù)字電路在高低電位切換時(shí)會(huì)在電源和地產(chǎn)生噪聲，噪聲的大小跟信號(hào)的速度及電流大小有關(guān)。如果地平面上不分割且由數(shù)字區(qū)域電路所產(chǎn)生的噪聲較大而模擬區(qū)域的電路又非常接近，則即使數(shù)模信號(hào)不交叉，模擬的信號(hào)依然會(huì)被地噪聲干擾。也就是說(shuō)數(shù)模地不分割的方式只能在模擬電路區(qū)域距產(chǎn)生大噪聲的數(shù)字電路區(qū)域較遠(yuǎn)時(shí)使用。

27、另一種作法是在確保數(shù)/模分開(kāi)布局，且數(shù)/模信號(hào)走線(xiàn)相互不交叉的情況下，整個(gè) PCB板地不做分割，數(shù)/模地都連到這個(gè)地平面上。道理何在？

數(shù)模信號(hào)走線(xiàn)不能交叉的要求是因?yàn)樗俣壬钥斓臄?shù)字信號(hào)其返回電流路徑(return current path)會(huì)盡量沿著走線(xiàn)的下方附近的地流回?cái)?shù)字信號(hào)的源頭，若數(shù)模信號(hào)走線(xiàn)交叉，則返回電流所產(chǎn)生的噪聲便會(huì)出現(xiàn)在模擬電路區(qū)域內(nèi)。

28、在高速 PCB 設(shè)計(jì)原理圖設(shè)計(jì)時(shí)，如何考慮阻抗匹配問(wèn)題？

在設(shè)計(jì)高速 PCB 電路時(shí)，阻抗匹配是設(shè)計(jì)的要素之一。而阻抗值跟走線(xiàn)方式有絕對(duì)的關(guān)系，例如是走在表面層(microstrip)或內(nèi)層(stripline/double stripline)，與參考層(電源層或地層)的距離，走線(xiàn)寬度，PCB材質(zhì)等均會(huì)影響走線(xiàn)的特性阻抗值。也就是說(shuō)要在布線(xiàn)后才能確定阻抗值。一般仿真軟件會(huì)因線(xiàn)路模型或所使用的數(shù)學(xué)算法的**而無(wú)法考慮到一些阻抗不連續(xù)的布線(xiàn)情況，這時(shí)候在原理圖上只能預(yù)留一些terminators(端接)，如串聯(lián)電阻等，來(lái)緩和走線(xiàn)阻抗不連續(xù)的效應(yīng)。真正根本解決問(wèn)題的方法還是布線(xiàn)時(shí)盡量注意避免阻抗不連續(xù)的發(fā)生。

29、哪里能提供比較準(zhǔn)確的 IBIS 模型庫(kù)？

IBIS 模型的準(zhǔn)確性直接影響到仿真的結(jié)果?；旧?IBIS 可看成是實(shí)際芯片 I/O buffer 等效電路的電氣特性數(shù)據(jù)，一般可由 SPICE 模型轉(zhuǎn)換而得 ，而 SPICE 的數(shù)據(jù)與芯片制造有絕對(duì)的關(guān)系，所以同樣一個(gè)器件不同芯片廠商提供，其 SPICE 的數(shù)據(jù)是不同的，進(jìn)而轉(zhuǎn)換后的 IBIS 模型內(nèi)之?dāng)?shù)據(jù)也會(huì)隨之而異。也就是說(shuō)，如果用了 A 廠商的器件，只有他們有能力提供他們器件準(zhǔn)確模型數(shù)據(jù)，因?yàn)闆](méi)有其它人會(huì)比他們更清楚他們的器件是由何種工藝做出來(lái)的。如果廠商所提供的 IBIS 不準(zhǔn)確，只能不斷要求該廠商改進(jìn)才是根本解決之道。

30、在高速 PCB 設(shè)計(jì)時(shí)，設(shè)計(jì)者應(yīng)該從那些方面去考慮 EMC、EMI 的規(guī)則呢？

一般 EMI/EMC 設(shè)計(jì)時(shí)需要同時(shí)考慮輻射(radiated)與傳導(dǎo)(conducted)兩個(gè)方面. 前者歸屬于頻率較高的部分(>30MHz)后者則是較低頻的部分(<30MHz). 所以不能只注意高頻而忽略低頻的部分。一個(gè)好的EMI/EMC 設(shè)計(jì)必須一開(kāi)始布局時(shí)就要考慮到器件的位置， PCB 疊層的安排, 重要聯(lián)機(jī)的走法, 器件的選擇等, 如果這些沒(méi)有事前有較佳的安排, 事后解決則會(huì)事倍功半, 增加成本.。



例如時(shí)鐘產(chǎn)生器的位置盡量不要靠近對(duì)外的連接器, 高速信號(hào)盡量走內(nèi)層并注意特性阻抗匹配與參考層的連續(xù)以減少反射， 器件所推的信號(hào)之斜率(slew rate)盡量小以減低高頻成分，選擇去耦合(decoupling/bypass)電容時(shí)注意其頻率響應(yīng)是否符合需求以降低電源層噪聲。另外, 注意高頻信號(hào)電流之回流路徑使其回路面積盡量小(也就是回路阻抗loop impedance 盡量小)以減少輻射。還可以用分割地層的方式以控制高頻噪聲的范圍. 最后, 適當(dāng)?shù)倪x擇PCB 與外殼的接地點(diǎn)(chassis ground)。

31、如何選擇 EDA 工具？

目前的 pcb 設(shè)計(jì)軟件中，熱分析都不是強(qiáng)項(xiàng)，所以并不建議選用，其它的功能 1.3.4 可以選擇 PADS或 Cadence 性能價(jià)格比都不錯(cuò)。 PLD 的設(shè)計(jì)的初學(xué)者可以采用 PLD 芯片廠家提供的集成環(huán)境，在做到百萬(wàn)門(mén)以上的設(shè)計(jì)時(shí)可以選用單點(diǎn)工具。

32、請(qǐng)推薦一種適合于高速信號(hào)處理和傳輸?shù)?EDA 軟件。

常規(guī)的電路設(shè)計(jì)，INNOVEDA 的 PADS 就非常不錯(cuò)，且有配合用的仿真軟件，而這類(lèi)設(shè)計(jì)往往占據(jù)了 70%的應(yīng)用場(chǎng)合。在做高速電路設(shè)計(jì)，模擬和數(shù)字混合電路，采用 Cadence 的解決方案應(yīng)該屬于性能價(jià)格比較好的軟件，當(dāng)然 Mentor 的性能還是非常不錯(cuò)的，特別是它的設(shè)計(jì)流程管理方面應(yīng)該是最為優(yōu)秀的。（大唐電信技術(shù)專(zhuān)家 王升）

33、對(duì) PCB 板各層含義的解釋

Topoverlay ----頂層器件名稱(chēng)， 也叫 top silkscreen 或者 top component legend, 比如 R1 C5,

IC10.bottomoverlay----同理 multilayer-----如果你設(shè)計(jì)一個(gè) 4 層板，你放置一個(gè) free pad or via, 定義它作為multilay 那么它的 pad 就會(huì)自動(dòng)出現(xiàn)在 4 個(gè)層 上，如果你只定義它是 top layer, 那么它的 pad 就會(huì)只出現(xiàn)在頂層上。



34、2G 以上高頻 PCB 設(shè)計(jì)，走線(xiàn),排版,應(yīng)重點(diǎn)注意哪些方面？

2G 以上高頻 PCB 屬于射頻電路設(shè)計(jì)，不在高速數(shù)字電路設(shè)計(jì)討論范圍內(nèi)。而 射頻電路的布局（layout)和布線(xiàn)（routing)應(yīng)該和原理圖一起考慮的，因?yàn)椴季植季€(xiàn)都會(huì)造成分布效應(yīng)。而且，射頻電路設(shè)計(jì)一些無(wú)源器件是通過(guò)參數(shù)化定義，特殊形狀銅箔實(shí)現(xiàn)，因此要求 EDA 工具能夠提供參數(shù)化器件，能夠編輯特殊形狀銅箔。Mentor 公司的 boardstation 中有專(zhuān)門(mén)的 RF 設(shè)計(jì)模塊，能夠滿(mǎn)足這些要求。而且，一般射頻設(shè)計(jì)要求有專(zhuān)門(mén)射頻電路分析工具，業(yè)界最著名的是 agilent 的 eesoft，和 Mentor 的工具有很好的接口。

35、2G 以上高頻 PCB 設(shè)計(jì)，微帶的設(shè)計(jì)應(yīng)遵循哪些規(guī)則?

射頻微帶線(xiàn)設(shè)計(jì)，需要用三維場(chǎng)分析工具提取傳輸線(xiàn)參數(shù)。所有的規(guī)則應(yīng)該在這個(gè)場(chǎng)提取工具中規(guī)定。

超實(shí)用的高頻PCB電路設(shè)計(jì)70問(wèn)答 之四

36、對(duì)于全數(shù)字信號(hào)的 PCB，板上有一個(gè) 80MHz 的鐘源。除了采用絲網(wǎng)（接地）外，為了保證有足夠的驅(qū)動(dòng)能力，還應(yīng)該采用什么樣的電路進(jìn)行保護(hù)？

確保時(shí)鐘的驅(qū)動(dòng)能力，不應(yīng)該通過(guò)保護(hù)實(shí)現(xiàn)，一般采用時(shí)鐘驅(qū)動(dòng)芯片。一般擔(dān)心時(shí)鐘驅(qū)動(dòng)能力，是因?yàn)槎鄠€(gè)時(shí)鐘負(fù)載造成。采用時(shí)鐘驅(qū)動(dòng)芯片，將一個(gè)時(shí)鐘信號(hào)變成幾個(gè)，采用點(diǎn)到點(diǎn)的連接。選擇驅(qū)動(dòng)芯片，除了保證與負(fù)載基本匹配，信號(hào)沿滿(mǎn)足要求（一般時(shí)鐘為沿有效信號(hào)），在計(jì)算系統(tǒng)時(shí)序時(shí)，要算上時(shí)鐘在驅(qū)動(dòng)芯片內(nèi)時(shí)延。

37、如果用單獨(dú)的時(shí)鐘信號(hào)板，一般采用什么樣的接口，來(lái)保證時(shí)鐘信號(hào)的傳輸受到的影響??？

時(shí)鐘信號(hào)越短，傳輸線(xiàn)效應(yīng)越小。采用單獨(dú)的時(shí)鐘信號(hào)板，會(huì)增加信號(hào)布線(xiàn)長(zhǎng)度。而且單板的接地供電也是問(wèn)題。如果要長(zhǎng)距離傳輸，建議采用差分信號(hào)。LVDS 信號(hào)可以滿(mǎn)足驅(qū)動(dòng)能力要求，不過(guò)您的時(shí)鐘不是太快，沒(méi)有必要。

38、27M,SDRAM 時(shí)鐘線(xiàn)（80M-90M），這些時(shí)鐘線(xiàn)二三次諧波剛好在 VHF 波段，從接收端高頻竄入后干擾很大。除了縮短線(xiàn)長(zhǎng)以外，還有那些好辦法？

如果是三次諧波大，二次諧波小，可能因?yàn)樾盘?hào)占空比為 50%，因?yàn)檫@種情況下，信號(hào)沒(méi)有偶次諧波。這時(shí)需要修改一下信號(hào)占空比。此外，對(duì)于如果是單向的時(shí)鐘信號(hào)，一般采用源端串聯(lián)匹配。這樣可以抑制二次反射，但不會(huì)影響時(shí)鐘沿速率。源端匹配值，可以采用下圖公式得到。

39、什么是走線(xiàn)的拓?fù)浼軜?gòu)？

Topology,有的也叫 routing order.對(duì)于多端口連接的網(wǎng)絡(luò)的布線(xiàn)次序。

40、怎樣調(diào)整走線(xiàn)的拓?fù)浼軜?gòu)來(lái)提高信號(hào)的完整性？

這種網(wǎng)絡(luò)信號(hào)方向比較復(fù)雜，因?yàn)閷?duì)單向，雙向信號(hào)，不同電平種類(lèi)信號(hào)，拓樸影響都不一樣，很難說(shuō)哪種拓樸對(duì)信號(hào)質(zhì)量有利。而且作前仿真時(shí)，采用何種拓樸對(duì)工程師要求很高，要求對(duì)電路原理，信號(hào)類(lèi)型，甚至布線(xiàn)難度等都要了解。

41、怎樣通過(guò)安排疊層來(lái)減少 EMI 問(wèn)題？

首先，EMI 要從系統(tǒng)考慮，單憑 PCB 無(wú)法解決問(wèn)題。層迭對(duì) EMI 來(lái)講，我認(rèn)為主要是提供信號(hào)最短回流路徑，減小耦合面積，抑制差模干擾。另外地層與電源層緊耦合，適當(dāng)比電源層外延，對(duì)抑制共模干擾有好處。



42、為何要鋪銅？

一般鋪銅有幾個(gè)方面原因。１，EMC.對(duì)于大面積的地或電源鋪銅，會(huì)起到屏蔽作用，有些特殊地，如 PGND 起到防護(hù)作用。２，PCB 工藝要求。一般為了保證電鍍效果，或者層壓不變形，對(duì)于布線(xiàn)較少的PCB 板層鋪銅。３，信號(hào)完整性要求，給高頻數(shù)字信號(hào)一個(gè)完整的回流路徑，并減少直流網(wǎng)絡(luò)的布線(xiàn)。當(dāng)然還有散熱，特殊器件安裝要求鋪銅等等原因。

43、在一個(gè)系統(tǒng)中，包含了dsp和 pld，請(qǐng)問(wèn)布線(xiàn)時(shí)要注意哪些問(wèn)題呢？

看你的信號(hào)速率和布線(xiàn)長(zhǎng)度的比值。如果信號(hào)在傳輸在線(xiàn)的時(shí)延和信號(hào)變化沿時(shí)間可比的話(huà)，就要考慮信號(hào)完整性問(wèn)題。另外對(duì)于多個(gè) DSP，時(shí) 鐘，數(shù)據(jù) 信號(hào)走線(xiàn)拓普也會(huì)影響信號(hào)質(zhì)量和時(shí)序，需要關(guān)注。

44、除 protel 工具布線(xiàn)外，還有其他好的工具嗎？

至于工具，除了 PROTEL，還有很多布線(xiàn)工具，如 MENTOR 的 WG2000,EN2000 系列和 powerpcb，Cadence 的 allegro，zuken 的 cadstar,cr5000 等，各有所長(zhǎng)。

45、什么是“信號(hào)回流路徑”？

信號(hào)回流路徑,即 return current。高速數(shù)字信號(hào)在傳輸時(shí)，信號(hào)的流向是從驅(qū)動(dòng)器沿 PCB 傳輸線(xiàn)到負(fù)載，再由負(fù)載沿著地或電源通過(guò)最短路徑返回驅(qū)動(dòng)器端。這個(gè)在地或電源上的返回信號(hào)就稱(chēng)信號(hào)回流路徑。Dr.Johson 在他的書(shū)中解釋?zhuān)哳l信號(hào)傳輸，實(shí)際上是對(duì)傳輸線(xiàn)與直流層之間包夾的介質(zhì)電容充電的過(guò)程。SI 分析的就是這個(gè)圍場(chǎng)的電磁特性，以及他們之間的耦合。

46、如何對(duì)接插件進(jìn)行SI分析？

在 IBIS3.2 規(guī)范中，有關(guān)于接插件模型的描述。一般使用 EBD 模型。如果是特殊板，如背板，需要SPICE 模型。也可以使用多板仿真軟件（HYPERLYNX 或 IS_multiboard），建立多板系統(tǒng)時(shí)，輸入接插件的分布參數(shù)，一般從接插件手冊(cè)中得到。當(dāng)然這種方式會(huì)不夠精確，但只要在可接受范圍內(nèi)即可。

47、請(qǐng)問(wèn)端接的方式有哪些？

端接（terminal）,也稱(chēng)匹配。一般按照匹配位置分有源端匹配和終端匹配。其中源端匹配一般為電阻串聯(lián)匹配，終端匹配一般為并聯(lián)匹配，方式比較多，有電阻上拉，電阻下拉，戴維南匹配，AC 匹配，肖特基二極管匹配。

48、采用端接（匹配）的方式是由什么因素決定的？

匹配采用方式一般由 BUFFER 特性，拓普情況，電平種類(lèi)和判決方式來(lái)決定，也要考慮信號(hào)占空比，系統(tǒng)功耗等。

49、采用端接（匹配）的方式有什么規(guī)則？

數(shù)字電路最關(guān)鍵的是時(shí)序問(wèn)題，加匹配的目的是改善信號(hào)質(zhì)量，在判決時(shí)刻得到可以確定的信號(hào)。對(duì)于電平有效信號(hào)，在保證建立、保持時(shí)間的前提下，信號(hào)質(zhì)量穩(wěn)定；對(duì)延有效信號(hào)，在保證信號(hào)延單調(diào)性前提下，信號(hào)變化延速度滿(mǎn)足要求。Mentor ICX 產(chǎn)品教材中有關(guān)于匹配的一些資料。另外《High Speed Digital design a hand book of blackmagic》有一章專(zhuān)門(mén)對(duì) terminal 的講述，從電磁波原理上講述匹配對(duì)信號(hào)完整性的作用，可供參考。

50、能否利用器件的 IBIS 模型對(duì)器件的邏輯功能進(jìn)行仿真？如果不能，那么如何進(jìn)行電路的板級(jí)和系統(tǒng)級(jí)仿真？

IBIS 模型是行為級(jí)模型，不能用于功能仿真。功能仿真，需要用 SPICE 模型，或者其他結(jié)構(gòu)級(jí)模型。